３次元パワーSoCの小型化にむけての検討

カテゴリ: 研究会(論文単位)

論文No: EDD17064,SPC17163

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2017/11/20

タイトル(英語): Design consideration of the 3D power SoC for miniaturization

著者名: 小野 晃太(九州工業大学),日浦 健伍(九州工業大学),松本 聡(九州工業大学)

著者名(英語): Kouta Ono(Kyushu Institute of Technology),Kengo Hiura(Kyushu Institute of Technology),satoshi Matumoto(Kyushu Institute of Technology)

キーワード: パワーＳｏＣ|ＤＣ－ＤＣコンバータ|高周波|小型化|インダクタ|PowerSoC|DC-DC converter|High frequency|Miniaturization|Inductor

要約(日本語): 近年、電源の小型化・薄型化が要求されており、上記要求に対してスイッチング周波数の高周波化が有効である。本研究では、電源の小型化・薄型化の一環として、3DパワーSoCに適したインダクタの構造を電磁界シミュレーションと回路シミュレーションの結果を用いて提案するとともに3次元パワーSoCの性能限界を明らかにした。また、スイッチング周波数に応じたインダクタの最適構造を明らかにした。

要約(英語): In recent years, miniaturization and thinning of the power supply are required. In this paper, we propose the structure of the on-chip inductor suitable for 3D power SoC and clarified the potential of the power conversion. We discuss the optimum structure according to the switching frequency._x000D_ _x000D_

原稿種別: 日本語

PDFファイルサイズ: 1,250 Kバイト