三次元スケーリングによるIGBTのVCEsat低減の実験的検証

カテゴリ: 研究会(論文単位)

論文No: EDD17074,SPC17173

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2017/11/20

タイトル(英語): Experimental Verification of a 3D Scaling Principle for Low VCEsat IGBT

著者名: 筒井 一生(東京工業大学),角嶋 邦之(東京工業大学),星井 拓也(東京工業大学),中島 昭(産業技術総合研究所),西澤 伸一(九州大学),若林 整(東京工業大学),宗田 伊理也(東京工業大学),佐藤 克己(三菱電機),末代 知子(東芝デバイス＆ストレージ),齋藤 渉(東芝デバイス＆ストレージ),更屋 拓哉(東京大学),伊藤 一夫(東京大学),福井 宗利(東京大学),鈴木 慎一(東京大学),小林 正治(東京大学)

著者名(英語): Kazuo Tsutsui(Tokyo Institute of Technology),Kuniyuki Kakushima(Tokyo Institute of Technology),Takuya Hoshii(Tokyo Institteu of Technology),Akira Nakajima(National Institute of Advanced Industrial Science and Technology (AIST)),Shinichi Nishizawa(Kyushu U

キーワード: 絶縁ゲートバイポーラトランジスタ|スケーリング|低オン抵抗|高電流密度|insulated gate bipolar transistor|IGBT|scaling|low on resistance|high current density

要約(日本語): 現行のIGBTのゲート周りの構造寸法をスケーリング係数3（k=3、現行をk=1とする）の三次元的スケーリングで縮小したIGBTを作製した。素子の水平面内および深さ方向の寸法に加えて、ゲート電圧もスケーリングで低減させた。これにより、一定飽和電流密度におけるコレクタ-エミッタ間電圧Vce(sat)がこのスケーリングにより1.70Vから1.26Vに低減し、オン抵抗の顕著な低減を実証した。_x000D_

要約(英語): Three dimensionally scaled IGBTs that have a scaling factor of 3 (k=3) with respect to current commercial products (k=1) were fabricated for the first time. The scaling was applied to the lateral and vertical dimensions as well as the gate voltage. A significant decrease in ON resistance, -- Vce(sat) reduction from 1.70 to 1.26 V -- was experimentally confirmed for the 3D scaled IGBTs._x000D_

原稿種別: 日本語

PDFファイルサイズ: 3,489 Kバイト