低スイッチング損失、広SOAかつ低特性オン抵抗の40 V LDMOSトランジスタ

カテゴリ: 研究会(論文単位)

論文No: EDD17079,SPC17178

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2017/11/20

タイトル(英語): A Low Switching Loss 40 V LDMOS Transistor with Wide SOA and Low Specific On-Resistance

著者名: 松田 順一(群馬大学),小島 潤也(群馬大学),築地 伸和(群馬大学),神山 雅貴(群馬大学),小林 春夫(群馬大学)

著者名(英語): Jun-ichi Matsuda(Gunma University),Jun-ya Kojima(Gunma University),Nobukazu Tsukiji(Gunma University),Masataka Kamiyama(Gunma University),Haruo Kobayashi(Gunma University)

キーワード: 横方向二重拡散ＭＯＳ|スイッチング損失|安全動作領域|信頼性|ホットキャリア|電流増大|LDMOS|Switching Loss|SOA|Reliability|Hot Carrier|Current Expansion

要約(日本語): 本論文は自動車向けの0.18μm CMOSをベースにした低スイッチング損失デュアルRESURF 40V LDMOSについて記す。従来ゲートに接続していたフィールドプレートを接地することにより、スイッチング損失を表すFOM（ゲート電荷×オン抵抗）は従来に比べて約1/3に低減することをシミュレーションで確認した。また、不純物濃度の最適化により、先端レベルの特性オン抵抗対耐圧特性及び広SOAを得ている。

要約(英語): This paper describes a 0.18 μm CMOS compatible low switching loss dual RESURF 40 V LDMOS transistor for automotive applications. Simulations verified that FOM (gate　charge × on-resistance) of the proposed device improved with a grounded field plate is about one-third that of the conventional device. A state-of-the-art level characteristic in specific on-resistance vs. breakdown voltage and a wide SOA are also obtained due to optimization of the impurity profiles.

原稿種別: 日本語

PDFファイルサイズ: 1,744 Kバイト