自己遮蔽方式HVICのESD耐量向上技術

カテゴリ: 研究会(論文単位)

論文No: EDD17080,SPC17179

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2017/11/20

タイトル(英語): A New Downsized HVIC with High ESD Tolerance

著者名: 田中 貴英(富士電機),山路 将晴(富士電機),上西 顕寛(富士電機),大橋 英知(富士電機),澄田 仁志(富士電機)

著者名(英語): Takahide Tanaka(Fuji Electric Co., Ltd.),Masaharu Yamaji(Fuji Electric Co., Ltd.),Akihiro Jonishi(Fuji Electric Co., Ltd.),Hidetomo Ohashi(Fuji Electric Co., Ltd.),Hitoshi Sumida(Fuji Electric Co., Ltd.)

キーワード: 高耐圧集積回路|静電放電|自己遮蔽方式|High voltage integrated circuit (HVIC)|Electrostatic discharge (ESD)|Self-shielding

要約(日本語): 高耐圧集積回路（HVIC）において、高い静電放電（ESD）耐量とチップサイズシュリンクを両立するため、新しい自己遮蔽方式の技術を開発した。この新技術では、高耐圧接合終端（HVJT）ダイオードを高耐圧N型MOSFETの保護ダイオードとして用いることで、チップ面積の増大を抑制しつつ、高いESD耐量を実現する。

要約(英語): To achieve a downsized high voltage integrated circuit (HVIC) with high electrostatic discharge (ESD) tolerance, we have proposed the improved self-shielding technique in which a high voltage junction termination (HVJT) diode works as a protection diode of high voltage Nch MOSFETs. This new technique is more effective not only in improving ESD tolerance but also in downsizing.

原稿種別: 日本語

PDFファイルサイズ: 1,717 Kバイト