高温熱処理によるGaN-MOSFETのゲート絶縁膜信頼性の改善

カテゴリ: 研究会(論文単位)

論文No: EDD18033

グループ名: 【C】電子・情報・システム部門 電子デバイス研究会

発行日: 2018/03/26

タイトル(英語): Improvement of Gate Oxide Reliability in GaN-MOSFET by High Temperature Annealing

著者名: 梶原 瑛祐(東芝　),加藤 大望(東芝),清水 達雄(東芝　),西田 靖孝(東芝　),大野 浩志(東芝　),新留 彩(東芝),向井 章(東芝　),吉岡 啓(東芝デバイス&セミコンダクター株式会社　),蔵口 雅彦(東芝),布上 真也(東芝)

著者名(英語): Yosuke Kajiwara(Corporate Research & Development Center, Toshiba Corporation),Daimotsu Kato(Corporate Research & Development Center, Toshiba Corporation),Tatsuo Shimizu(Corporate Research & Development Center, Toshiba Corporation),Yasutaka Nishida(Corporate Research & Development Center, Toshiba Corporation),Hiroshi Ono(Corporate Research & Development Center, Toshiba Corporation),Aya Shindome(Corporate Research & Development Center, Toshiba Corporation),Akira Mukai(Corporate Research & Development Center, Toshiba Corporation),Akira Yoshioka(2Advanced Discrete Development Center, Toshiba Device & Semiconductor Corporation),Masahiko Kuraguchi(Corporate Research & Development Center, Toshiba Corporation),Shinya Nunoue(Corporate Research & Development Center, Toshiba Corporation)

要約(日本語): MOS型GaNパワーデバイスのPBTI信頼性を大幅に改善したので報告する。測定温度150 ℃、電圧+5MV/cmの強いゲートストレス条件下において、1000秒後で閾値電圧の変動量を0.1V以下に抑制した。これは、ゲート絶縁膜成膜後の長時間アニール処理を用いた膜中不純物量の制御により実現されたものである。

要約(英語): Improvement of positive-bias temperature instability (PBTI) in GaN-MOSFETs is reported. In PBTI measurement at 150 ?C, threshold voltage shift for the fabricated device was evaluated as less than 0.1 V after applying electric field 5 MV/cm for 1000 seconds.　We found that long-term anneal after silicon dioxide deposition by atom layer deposition method suppressed PBTI.

原稿種別: 日本語

PDFファイルサイズ: 1,461 Kバイト