内部スナバ構造によるスーパージャンクションMOSFETの低スイッチングノイズ化

カテゴリ: 研究会(論文単位)

論文No: EDD18066,SPC18160

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2018/11/01

タイトル(英語): Low Noise Superjunction MOSFET with Integrated Snubber Structure

著者名: 山下 浩明(東芝デバイス＆ストレージ),小野 昇太郎(東芝デバイス＆ストレージ),一條 尚生(東芝デバイス＆ストレージ),辻 正敬(東芝デバイス＆ストレージ),安住 壮紀(東芝),泉沢 優(東芝デバイス＆ストレージ),齋藤 渉(東芝デバイス＆ストレージ)

著者名(英語): Hiroaki Yamashita(Toshiba Electronic Devices & Storage Corporation),Syotaro Ono(Toshiba Electronic Devices & Storage Corporation),Hisao Ichijo(Toshiba Electronic Devices & Storage Corporation),Masataka Tsuji(Toshiba Electronic Devices & Storage Corporatio

キーワード: スーパージャンクション|ＥＭＩ|スイッチング|スナバ|Superjunction|EMI|Switching|Snubber

要約(日本語): セル領域にスナバ構造を有することにより、低ノイズ化を実現するスーパージャンクション（SJ）MOSFETについて報告する。ゲート電極、酸化膜及びSJのPピラーにより形成されるRC回路により、ゲートドレイン間容量を高周波帯でのみ増大させることにより、高速なスイッチング特性を保ちつつ、ノイズ抑制を実現する。シミュレーションによる動作解析、試作検証によるEMIと効率のトレードオフの改善について示す。

要約(英語): Superjunction MOSFET structure with distributed internal snubber is proposed. RC network composed by gate electrode, oxide and P-type pillar acts as gate-drain capacitance only at high-frequency band. Switching noise generated during turn-off transient is suppressed without increasing switching loss. Verification of the concept by simulation and experiments will be shown.

原稿種別: 日本語

PDFファイルサイズ: 1,885 Kバイト