1200VクラスIGBTのSCSOA改善のためのN型バッファ層の最適化

カテゴリ: 研究会(論文単位)

論文No: EDD18069,SPC18163

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2018/11/01

タイトル(英語): N-buffer design optimization for Short Circuit SOA ruggedness in 1200V class IGBT

著者名: 鈴木 健司(三菱電機),西 康一(三菱電機),金田 充(三菱電機),古川 彰彦(三菱電機)

著者名(英語): Kenji Suzuki(Mitsubishi Electric Corporation),Koichi Nishi(Mitsubishi Electric Corporation),Mitsuru Kaneda(Mitsubishi Electric Corporation),Akihiko Furukawa(Mitsubishi Electric Corporation)

キーワード: トレンチゲートＩＧＢＴ|ＣＳＴＢＴ|ＣＰＬ|Ｎ型バッファ層|SCSOA|CSTBT|CPL|N-buffer layer

要約(日本語): CPL(Controlling charge carrier Plasma Layer)と呼ばれる深いN型バッファ層を持つIGBTを提案する。デバイスシミュレーションで短絡動作時の電界分布や温度分布を調べ、CPLがSCSOAの改善に有効であることを確認した。実際に定格1200V/230Aのチップを作成し、従来構造に比べて、ターンオフ時の電圧の発振やSCSOAが改善することを示した。

要約(英語): A new IGBT with deep n-buffer structure called Controlling charge carrier Plasma Layer (CPL)is proposed. CPL is shown to be effective from the device simulation of the electric field and temperature distribution during the short circuit. A large 230A rated current chip with CPL in 1200V class demonstrated the better turn-off softness and short circuit ruggedness than the conventional structure.

原稿種別: 日本語

PDFファイルサイズ: 1,739 Kバイト