2段フィールドプレートトレンチMOSFET開発におけるプロセスインテグレーション技術

カテゴリ: 研究会(論文単位)

論文No: EDD19062,SPC19148

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2019/11/28

タイトル(英語): Process Integration Technique in Development of Two-step-oxide Field-Plate Trench MOSFET

著者名: 加藤 浩朗(東芝デバイス＆ストレージ),西口 俊史(東芝デバイス＆ストレージ),下村 紗矢(東芝デバイス＆ストレージ),白石 達也(東芝デバイス＆ストレージ),宮下 桂(東芝デバイス＆ストレージ),小林 研也(東芝デバイス＆ストレージ)

著者名(英語): Hiroaki Kato(Toshiba Electronic Devices & Storage Corporation),Toshifumi Nishiguchi(Toshiba Electronic Devices & Storage Corporation),Saya Shimomura(Toshiba Electronic Devices & Storage Corporation),Tatsuya Shiraishi(Toshiba Electronic Devices & Storage Corporation),Katsura Miyashita(Toshiba Electronic Devices & Storage Corporation),Kenya Kobayashi(Toshiba Electronic Devices & Storage Corporation)

キーワード: トレンチ|フィールドプレート|ＭＯＳＦＥＴ|ウェーハ反り|ゲート絶縁|２段酸化膜|trench|field-plate|MOSFET|warpage|insulationg of gate|two-step-oxide

要約(日本語): 近年低耐圧ＳｉパワーＭＯＳＦＥＴではフィールドプレート構造の開発が進められている。その中でも２段フィールドプレート構造はより優れた特性を得ることができる。この論文では２段フィールドプレート構造を実現するための主要なプロセスインテグレーション技術について報告する。具体的にはゲートの絶縁技術とウェーハの反り制御技術である。

要約(英語): In recent years, field-plate structures have been developed for low-voltage silicon power MOSFETs. Two-step-oxide field-plate structure can obtain more excellent characteristics. This paper describes main process integration techniques to realize the two-step-oxide field-plate structure, specifically, gate insulating technique and wafer warpage control technique.

原稿種別: 日本語

PDFファイルサイズ: 1,112 Kバイト