産業用IPMの外来サージ耐量向上を実現するHVICのノイズ誤動作防止回路技術

カテゴリ: 研究会(論文単位)

論文No: EDD19066,SPC19152

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2019/11/28

タイトル(英語): New HVIC circuit topology to improve FTB immunity of IPMs for Industrial Applications

著者名: 赤羽 正志(富士電機),大橋 英知(富士電機),山田 忠則(富士電機),山路 将晴(富士電機),佐々木 雅浩(富士電機),澄田 仁志(富士電機),小林 靖幸(富士電機),佐藤 隆英(山梨大学)

著者名(英語): Masashi Akahane(Fuji Electric Co. Ltd.),Hidetomo Ohashi(Fuji Electric Co. Ltd.),Tadanori Yamada(Fuji Electric Co. Ltd.),Masaharu Yamaji(Fuji Electric Co. Ltd.),Masahiro Sasaki(Fuji Electric Co. Ltd.),Hitoshi Sumida(Fuji Electric Co. Ltd.),Yasuyuki Kobayashi(Fuji Electric Co. Ltd.),Takahide Sato(University of Yamanashi)

キーワード: ＨＶＩＣ|ＩＰＭ|ＦＴＢ耐性|HVIC|IPM|FTB immunity

要約(日本語): 産業用IPMの外来サージ耐量向上を目的に、HVICのノイズ誤動作防止回路技術を考案した。考案回路は負サージノイズ検出信号によりセットされ、HVICの入力信号によりリセットされるFF回路で構成され、入力信号の変化時に外来の負サージノイズが印加されてもHVICの誤動作を防止できるようにした。本回路により、IPMのFTB試験耐量を±2kVから±4kVまで向上させることができた。

要約(英語): a new circuit topology for highvoltage integrated circuits (HVIC) to improve fast transient burst immunity is described.

原稿種別: 日本語

PDFファイルサイズ: 1,154 Kバイト