３次元power Supply On Chip実現のためのプロセス技術の開発

カテゴリ: 研究会(論文単位)

論文No: EDD19081,SPC19167

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2019/11/28

タイトル(英語): Development of key processes for 3D power supply on chip

著者名: 横井 雅志(九州工業大学),小野 晃太(九州工業大学),石戸 降希(九州工業大学),新海 聡子(九州工業大学),松本 聡(九州工業大学)

著者名(英語): Masashi Yokoi(Kyushu Institute of technology),Kota Ono(Kyushu Institute of technology),Ryuki Ishito(Kyushu Institute of technology),Satoko Shinkai(Kyushu Institute of technology),Satoshi Matsumoto(Kyushu Institute of technology)

キーワード: ３次元|電源|窒化ガリウム|接合|エッチング|3D|power supply|GaN|bonding|etching

要約(日本語): 次元power Supply On Chipは電源の究極の小型化が可能であり、また、寄生インピーダンスを極限まで低減できるため高効率化が可能である。本報告では３次元power SoC実現に向けてキープロセスとなる室温でのGaN/Si(111)とSi(100)基板の接合技術、Si(111)基板とGaNのバッファ層のエッチング技術について報告する。

要約(英語): A 3D power Supply On Chip(SoC) have been caught the attentions because it can ultimately miniaturize the power supply and realize high efficiency by minimize the parasitic impedance. In this paper, we describe the key process technology for realizing 3D power SoC.

原稿種別: 日本語

PDFファイルサイズ: 1,403 Kバイト