アナログIC向けLDMOSの負入力耐性とESD耐性を両立させるセルレイアウトの開発

カテゴリ: 研究会(論文単位)

論文No: EDD20058,SPC20208

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2020/12/21

タイトル(英語): Highly Tolerant LDMOS Cell Array that Limits Influence of Negative Carrier Injection and ESD

著者名: 小松 香奈子(東芝デバイス＆ストレージ株式会社),篠原 大輔(東芝デバイス＆ストレージ),清水 茉莉子(東芝デバイス＆ストレージ),石井 良明(東芝デバイス＆ストレージ),坂本 寿博(東芝デバイス＆ストレージ),松岡 史倫(東芝デバイス＆ストレージ)

著者名(英語): Kanako Komatsu(Toshiba Electronic Devices & Storage Corporation),Daisuke Shinohara(Toshiba Electronic Devices & Storage Corporation),Mariko Shimizu(Toshiba Electronic Devices & Storage Corporation),Yoshiaki Ishii(Toshiba Electronic Devices & Storage Corporation),Toshihiro Sakamoto(Toshiba Electronic Devices & Storage Corporation),Fumitomo Matsuoka(Toshiba Electronic Devices & Storage Corporation)

キーワード: ＬＤＭＯＳ|負入力|ＥＳＤ|セルアレイレイアウト|LDMOS|Negative carrier injection|ESD|cell array layout

要約(日本語): LDMOSの重要特性である負入力耐性とESD耐性をインジェクターLDMOSの種々セルレイアウトで検証した。LDMOSのNガードリングの幅を素子分割時の最大面積で割った変数が、負入力耐性と正の相関、ESD耐性と負の相関があり、両指標はトレードオフの関係にあることを発見した。最適セルレイアウトでは、ESD耐性を許容できる水準に維持しながら、従来構造と比較して負入力耐性を40%向上した。

要約(英語): We focused on the fact that tolerance of negative carrier injection is higher when resistance in the N-guard ring in the injector is small, and investigated tolerance of negative carrier injection and ESD events in multiple LDMOS array designs. We found that both characteristics have a tradeoff relation.

原稿種別: 日本語

PDFファイルサイズ: 1,681 Kバイト