パワーサイクル試験の高精度化に向けた研究

カテゴリ: 研究会(論文単位)

論文No: EDD20064,SPC20214

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2020/12/21

タイトル(英語): Verification of highly accurate power cycle test method

著者名: 川内 勇真(九州工業大学),秋元 健志(九州工業大学),渡邉 晃彦(九州工業大学),大村 一郎(九州工業大学)

著者名(英語): Yuma Kawauchi(Kyushu Institute of Technology ),Kenji Akimoto(Kyushu Institute of Technology ),Akihiko Watanabe(Kyushu Institute of Technology ),Ichiro Omura(Kyushu Institute of Technology )

キーワード: パワーデバイス|パワーサイクル試験|故障解析|Power device|Power cycling test|Failure analysis

要約(日本語): パワー半導体の加速試験であるパワーサイクル試験のプロトコルは、印加電力とサイクルパターン並びにチップ温度で定義され、VCE(sat)の上昇などで故障を判断している。ケムニッツ大学ルッツ教授のグループにより、電力条件が同一であっても印加方法の違いにより寿命が大きく異なるという実験結果が報告された。本研究では、先行研究の追試を行うとともにパワーサイクル試験とＳＡＴを併用することで寿命が異なるメカニズムを解明する。

要約(英語): Power cycle test is an accelerated test for power semiconductors to evaluate the reliability._x000D_ It was reported that even for the same applied power, the lifetime varies and depends on the operating condition._x000D_ This study attempts to explain the mechanism of difference in lifetime using power cycle test and SAT.

原稿種別: 日本語

PDFファイルサイズ: 1,607 Kバイト