薄い金属で覆われた損失性媒質による損失

カテゴリ: 研究会(論文単位)

論文No: EMT10166

グループ名: 【A】基礎・材料・共通部門 電磁界理論研究会

発行日: 2010/11/13

タイトル(英語): Loss of a Lossy Medium Covered with a Thin Metal Layer

著者名: 平野 拓一(東京工業大学),岡田 健一(東京工業大学),広川 二郎(東京工業大学),安藤 真(東京工業大学)

著者名(英語): Hirano Takuichi(Tokyo Institute of Technology),Okada Kenichi(Tokyo Institute of Technology),Hirokawa Jiro(Tokyo Institute of Technology),Ando Makoto(Tokyo Institute of Technology)

キーワード: ＣＭＯＳ|オンチップ|マイクロストリップ線路|シリコン基板|損失|平面波|CMOS|On Chip|Microstrip Line|Si Substrate|Loss|Plane Wave

要約(日本語): CMOSプロセスのメタル配線層を用いてマイクロストリップ線路をCMOSチップ上に作成するとき、最下層メタルをグランドとして、最上層メタルを信号線路として用いる。本稿では、２つの無限境界を有する平面波入射の規範問題を解き、薄い金属で覆われた損失性媒質による損失の影響について調べる。そして、非常に薄い最下層メタルの下のシリコン基板の影響を調べる。

要約(英語): A canonical problem, in which a sheet having two infinite plane boundaries is illuminated by a plane wave, is solved. And, the effect of a lossy silicon substrate under a very thin bottom metal layer is investigated.

原稿種別: 日本語

PDFファイルサイズ: 634 Kバイト