ブロック構造型パルスモードニューラルネットワークのFPGA実装

カテゴリ: 研究会(論文単位)

論文No: IIC11126

グループ名: 【D】産業応用部門 産業計測制御研究会

発行日: 2011/03/09

タイトル(英語): An FPGA Implementation of Block-Based Pulse-Mode Neural Networks

著者名: 久郷 大輔(千葉大学),小圷 成一(千葉大学),岡本 卓(千葉大学),平田 廣則(千葉大学)

著者名(英語): Kugou Daisuke(Chiba University),Koakutsu Seiichi(Chiba University),Okamoto Takashi(Chiba University),Hirata Hironori(Chiba University)

キーワード: ＦＰＧＡ|遺伝的アルゴリズム|進化型ハードウェア|ブロック構造型ニューラルネットワーク|パルスモードニューラルネットワーク|FPGA|Genetic Algorithm|Evolvable Hardware|Block-Based Neural Network|Pulse-mode Neural Network

要約(日本語): 本稿では，進化型ハードウェアのための学習ネットワークとしてブロック構造型パルスモードニューラルネットワーク（BB p-mode NN）を提案する。BB p-mode NNはブロック構造型ニューラルネットワーク（BBNN）の内部演算をパルスモード演算で置き換えたものである。乗算を使用しないため，ハードウェア実装しやすいという利点がある。提案手法をFPGAに実装し，有効性を検証する。

要約(英語): We propose Block-Based Pulse-Mode Neural Networks which are based on pulse mode neural networks. In the pulse mode neural networks, internal operations of a neural network are replaced with pulse mode operations that do not use multiplication. To evaluate the proposed method, we apply it to pattern classification problems.

原稿種別: 日本語

PDFファイルサイズ: 578 Kバイト