基本ブロックを改良したブロック構造ニューラルネットワークにおける最小経路数を考慮した構造学習法とそのハードウェア化

カテゴリ: 研究会(論文単位)

論文No: IIC17021

グループ名: 【D】産業応用部門 産業計測制御研究会

発行日: 2017/12/07

タイトル(英語): An Efficient Structure Learning Method for Improved Block-Based Neural Networks Using the Least Number of Routes

著者名: 工藤 完太郎(千葉大学),小圷 成一(千葉大学),岡本 卓(SENSY),下馬場 朋禄(千葉大学),伊藤 智義(千葉大学)

著者名(英語): Kantaro Kudo(Chiba University),Seiichi Koakutsu(Chiba University),Takashi Okamoto(SENSY),Tomoyoshi Shimobaba(Chiba University),Tomoyoshi Ito(Chiba University)

キーワード: 進化型ハードウェア|ブロック構造ニューラルネットワーク|遺伝的アルゴリズム|Evolvable Hardware|Block-Based Neural Network|Genetic Algorithm

要約(日本語): 改良した基本ブロックを用いたブロック構造ニューラルネットワークモデルに最小経路数を考慮したネットワーク構造決定法を提案し，そのハードウェア化を試みる。提案手法では，最小経路数を最大化することで，重みの学習を行うネットワーク構造を制限でき，ネットワーク構造と重みの同時学習の効率化が可能となる。提案手法を複数のパターン分類問題に応用し，有効性を確認する。

要約(英語): We propose a new learning method for the improved BBNNs. In the proposed method, we introduce the structural determination method based on the index considering the least number of routes to the improved BBNNs used improved basic blocks. Also, we implement the proposed method on FPGA.

原稿種別: 日本語

PDFファイルサイズ: 874 Kバイト