非同期MIPSプロセッサの設計およびFPGA実装

カテゴリ: 研究会(論文単位)

論文No: IIS09072

グループ名: 【D】産業応用部門　産業システム情報化研究会

発行日: 2009/09/25

タイトル(英語): Design and Implementation to FPGA of MIPS Architecture Asynchronous Processor

著者名: 仲程基経 (琉球大学),芦原圭祐 (琉球大学),長田 康敬(琉球大学),山田 親稔(沖縄工業高等専門学校)

著者名(英語): Mototune Nakahodo(University of the Ryukyu),Keisuke Ahihara(University of the Ryukyu),Yasunori Nagata(University of the Ryukyu),Chikatoshi Yamada(Okinawa National College of Technology)

キーワード: 非同期式回路|VHDL|FPGA|プロセッサ|パイプライン|回路設計|MIPSアーキテクチャ|束データ方式|Asynchronous circuit|VHDL|FPGA|Processor|Pipeline|Design circuit|MIPS Architecture|Bundled-Data

原稿種別: 日本語

PDFファイルサイズ: 678 Kバイト