非同期システムの制御回路のVHDLライブラリ合成

カテゴリ: 研究会(論文単位)

論文No: IIS10011

グループ名: 【D】産業応用部門 次世代産業システム研究会

発行日: 2010/03/12

タイトル(英語): Synthesis of VHDL Library for Asynchronous System Controller Circuits

著者名: 宮城 武志(琉球大学),長田 康敬(琉球大学)

著者名(英語): Niyagi Takeshi(University of the Ryukyus),Nagata Yasunori(University of the Ryukyus)

要約(日本語): Quasi-Delay-Insensitive形の非同期システムをFPGAにVHDLで自動合成が可能となるライブラリを合成する．今回は２線論理回路用ライブラリに引き続き，非同期制御回路用ライブラリを構築した．

原稿種別: 日本語

PDFファイルサイズ: 3,918 Kバイト