再構成型ハードウェアを用いたプロセッサの耐故障性に関する検討

カテゴリ: 研究会(論文単位)

論文No: IIS15072

グループ名: 【D】産業応用部門 次世代産業システム研究会

発行日: 2015/09/17

タイトル(英語): A Fault-Tolerant Processor Architecture Using Reconfigurable Hardware

著者名: 荻堂 盛也(沖縄工業高等専門学校),山田 親稔(沖縄工業高等専門学校),宮城 桂(沖縄工業高等専門学校),市川 周一(豊橋技術科学大学)

著者名(英語): Seiya Ogido(National Institute of Technology, Okinawa College),Chikatoshi Yamada(National Institute of Technology, Okinawa College),Kei Miyagi(National Institute of Technology, Okinawa College),Shuichi Ichikawa(Toyohashi University of Technology)

キーワード: 耐故障|ＦＰＧＡ|再構成|故障検出|Fault Tolerant|FPGA|Reconfiguration|Fault detection

要約(日本語): 組み込み製品に利用されるプロセッサには，高い信頼性が要求される．従来では回路の多重化により信頼性を保証することも行われてきたが，これは回路面積のオーバーヘッドが大きく，回路面積に厳しい制約がついてしまった場合にこの手法は理想的ではない．そこで，私は故障した箇所を回路パターンを予備のスペースに書き込み，再構成を行うことで故障状態から復帰する再構型耐故障アーキテクチャの検討を行う．特に，本論ではFPGAの書き込み機能を利用した故障検出機構について提案する提案手法により，先行研究で行われていた回路検査手法を高速化できると考えている．

要約(英語): Processors for embedded products are required to high reliability.Conventionally, it has been remained reliability by the redundant structure of circuits.However, it becomes larger overhead of the circuit area.In this article, we proposed reconfigurable fault tolerant architecture which can recovery from failure status with spare space.Especially, checking circuits in previous work can be speed up by using our proposed method.

原稿種別: 日本語

PDFファイルサイズ: 1,873 Kバイト