部分再構成によるプロセッサの耐故障性に関する一考察

カテゴリ: 研究会(論文単位)

論文No: IIS16093

グループ名: 【D】産業応用部門 次世代産業システム研究会

発行日: 2016/09/15

タイトル(英語): Study On A Fault-Tolerant Processor Architecture Using Reconfigurable Hardware

著者名: 荻堂 盛也(沖縄工業高等専門学校),山田 親稔(沖縄工業高等専門学校),宮城 桂(沖縄工業高等専門学校),市川 周一(豊橋技術科学大学)

著者名(英語): Seiya Ogido(National Institute of Technology, Okinawa College),Chikatoshi Yamada(National Institute of Technology, Okinawa College),Kei Miyagi(National Institute of Technology, Okinawa College),Shuichi Ichikawa(Toyohashi University of Technology)

キーワード: 耐故障|ＦＰＧＡ|部分再構成|故障検出|Fault Tolerant|FPGA|Fault detection|DPR

要約(日本語): 組込みプロセッサ製品は高い信頼性が要求される．これまでは，回路に冗長化を施すことによって信頼性を保証してきた．しかし，面積冗長化回路は，面積効率において大きなオーバーヘッドとなる．本稿では，FPGAなどのユーザーロジック領域における余白を用いて故障状態から回復する，再構成型耐故障アーキテクチャを検討した．特に本稿では，通常回路の再構成回路化について検証し，具体的な耐故障アーキテクチャの提案を行った．

要約(英語): Embedded processor products are required to high reliability. Usually, it has been keep the reliability by redundant of circuit. However, it becomes larger overhead of the circuit area. In this paper, we proposed reconfigurable fault tolerant architecture which can recovery from failure status with spare space. In particular, the proposed method can make easily robust fault-tolerant circuit than previous studies.

原稿種別: 日本語

PDFファイルサイズ: 3,446 Kバイト