再構成型デバイスを用いたプロセッサの耐故障アーキテクチャに関する検討

カテゴリ: 研究会(論文単位)

論文No: IIS17107

グループ名: 【D】産業応用部門 次世代産業システム研究会

発行日: 2017/09/22

タイトル(英語): A Preliminary Study on Fault-Tolerant Architecture Using Reconfigurable Device

著者名: 荻堂 盛也(沖縄工業高等専門学校),山田 親稔(沖縄工業高等専門学校),宮城 桂(沖縄工業高等専門学校),市川 周一(豊橋技術科学大学)

著者名(英語): Seiya Ogido(National Institute of Technology, Okinawa College),Chikatoshi Yamada(National Institute of Technology, Okinawa College),Kei Miyagi(National Institute of Technology, Okinawa College),Shuichi Ichikawa(Toyohashi University of Technology)

キーワード: 耐故障|ＦＰＧＡ|故障検出|動的部分再構成|Fault tolerance|FPGA|Fault detection|Dynamic Partial Reconfiguration

要約(日本語): 本稿では，障害状態からの復旧が可能な動的部分再構成型フォールトトレラントアーキテクチャを提案する． 一般に，組込みプロセッサは高い信頼性を必要とすため，回路の冗長性によって信頼性を保証してきた．しかし，このアプローチは耐故障性あたりの面積効率が低く，課題となっている．本研究では，FPGAを使用しした耐故障化手法の提案を行い，その技術的要素を検討した．

要約(英語): In this paper, we propose reconfigurable fault tolerant architecture which can recovery from failure status with spare space. Generally, embedded processors are required to need high reliability. An established method has been kept the reliability by redundant of circuit. However, this approach is too large overhead of the circuit area. We proposed method was implemented using Xilinx FPGAs.

原稿種別: 日本語

PDFファイルサイズ: 2,854 Kバイト