半導体歩留り解析に回帰木分析を適用するための仮説検証手法の提案

カテゴリ: 研究会(論文単位)

論文No: IS10075

グループ名: 【C】電子・情報・システム部門 情報システム研究会

発行日: 2010/11/26

タイトル(英語): On hypothesis verification strategy for Regression tree analysis of Semiconductor Yield

著者名: 津田 英隆(富士通(株)),白井 英大(富士通セミコンダクターＩＴシステムズ(株)),寺邊 正大((株)三菱総合研究所),橋本 和夫(東北大学大学院),篠原 歩(東北大学大学院)

著者名(英語): Tsuda Hidetaka(Fujitsu Limited),Shirai Hidehiro(Fujitsu Semiconductor IT Systems Limited),Terabe Masahiro(Mitsubishi Research Institute,Inc),Hashimoto Kazuo(Tohoku University),Shinohara Ayumi(Tohoku University)

キーワード: 半導体|歩留り解析|回帰木分析|属性|仮説検証|不良要因特定|Semiconductor|Yield analysis|Regression tree analysis|Attribute|Hypothesis verification|Failure cause identification

要約(日本語): 半導体歩留り解析の分野では，仮説発見的手法として回帰木分析を適用する事例が報告されている。しかし，解析対象となるデータが少数事例かつ多変数であるため，仮説検証回数が増え回帰木分析の適用が限定されている。本論文では，この分野では同一不良要因を有する複数の分析データが存在することを利用し，少ない仮説検証回数で不良要因を特定する手法を提案する。この手法により，回帰木分析の適用範囲を拡大できた。

要約(英語): Some analysis results of regression tree analysis which is a hypothesis discovery method have been reported for semiconductor yield. However, application scope of regression tree analysis has been restricted due to small quantity of samples and many attributes. We propose a new method to identify failure cause in a less verification frequency. We have expanded application scope of regression tree analysis.

原稿種別: 日本語

PDFファイルサイズ: 433 Kバイト