高密度CMOSアレイ上の培養神経回路の神経雪崩現象の発達過程

カテゴリ: 研究会(論文単位)

論文No: MBE15037

グループ名: 【C】電子・情報・システム部門 医用・生体工学研究会

発行日: 2015/03/27

タイトル(英語): Time course of development of neuronal avalanches of cultured cortical network on high density CMOS array

著者名: 眞田 章広(東京大学),矢田 祐一郎(東京大学),三田 毅(東京大学),矢野 隆一(東京大学),神﨑 亮平(東京大学),高橋 宏知(東京大学)

著者名(英語): Akihiro Sanada(University of Tokyo),Yuichiro Yada(University of Tokyo),Takeshi Mita(University of Tokyo),Ryuichi Yano(University of Tokyo),Ryohei Kanzaki(University of Tokyo),Hirokazu Takahashi(University of Tokyo)

キーワード: 培養神経回路網|神経雪崩現象|自己組織化臨界|神経回路網の発達|ＣＭＯＳアレイ|ラット大脳皮質|cultured neuronal network|neuronal avalanche|self-organized criticality|neuronal network development|CMOS array|rat cortical neuron

要約(日本語): 培養神経回路網における神経雪崩現象の規模の確率分布は播種からの経過日数によって変化することが知られており、これは成長に伴い神経回路網のネットワーク特性が変化することを示唆している。しかし播種後まもない幼若な培養神経回路網の発達過程は十分に知られていない。そこで本稿では幼若な培養神経回路網の微弱な活動の計測に堪える高密度CMOSアレイを用いて、培養神経回路網の成長に伴う神経雪崩現象の分布変化を調べた。

要約(英語): Previous studies showed that activity distribution in cultured neuronal networks followed several phases. However, little is known about how neuronal networks develop in juvenile stage because of the difficulty of recording. Here, we investigated emergence of neuronal avalanches using high density CMOS array.

原稿種別: 日本語

PDFファイルサイズ: 1,540 Kバイト