ＳＯＩ基板上のメサ分離型標準バルクCMOS素子の絶縁耐圧評価

カテゴリ: 研究会(論文単位)

論文No: MSS12014

グループ名: 【E】センサ・マイクロマシン部門 マイクロマシン・センサシステム研究会

発行日: 2012/06/12

タイトル(英語): Breakdown Voltage Evaluation of Mesa-Post-Isolated Standard CMOS Devices

著者名: 平川 淳(東京大学),森下 賢志(東京大学),三田 吉郎(東京大学)

著者名(英語): Hirakawa Atsushi(The University of Tokyo),Morishita Satoshi(The University of Tokyo),Mita Yoshio(The University of Tokyo)

キーワード: ＣＭＯＳ|高耐圧|メサ絶縁|ＳＯＩ|ＭＥＭＳポストプロセス|CMOS|High-Voltage|Mesa-Isolation|SOI|MEMS Post-Processing

要約(日本語): 標準的なＣＭＯＳ回路を絶縁層を埋め込んだシリコン基板（ＳＯＩ）上に作製し、深掘りＭＥＭＳ後加工によって素子分離することで、島状に点在して完全に絶縁された素子が直列接続された高耐圧回路を作ることができる。本実験はこの「集積化縦積みスイッチ回路」のオフ特性を測定することを目的とした。２０個以上のトランジスタが接続された回路の耐性試験を行い、１００Ｖ以上の絶縁耐圧にてピコアンペア程度の漏れ電流を確認した。

要約(英語): As one of the promising CMOS device fabrication, the authors reported successful fabrication a high-voltage switching circuit by mesa-isolated transistor array that is MEMS post-process-fabricated from standard CMOS circuit on an Silicon-on-Insulator (SOI). Breakdown characteristics was measured on over-20 series-connected island transistors, yielding pico-ampere leakage to over 100V.

原稿種別: 日本語

PDFファイルサイズ: 6,039 Kバイト