素子分離された各領域に異なるオフセット電圧を与えるためのLSI絶縁分離・再配線プロセスの開発

カテゴリ: 研究会(論文単位)

論文No: MSS14003

グループ名: 【E】センサ・マイクロマシン部門 マイクロマシン・センサシステム研究会

発行日: 2014/05/27

タイトル(英語): Development of LSI Isolating and Rewiring Processes for Providing Different Offset Voltages to Each Isolated Region

著者名: 金子 亮介(東北大学),吉田 慎哉(東北大学),室山 真徳(東北大学),宮口 裕(東北大学),江刺 正喜(東北大学),田中 秀治(東北大学)

著者名(英語): Kaneko Ryosuke(Tohoku University),Yoshida Shinya(Tohoku University),Muroyama Masanori(Tohoku University),Miyaguchi Hiroshi(Tohoku University),Esashi Masayoshi(Tohoku University),Tanaka Shuji(Tohoku University)

キーワード: シリコン貫通配線|電子線描画|ＬＳＩ集積化ＭＥＭＳ|TSV|Electron beam writing|LSI-integrated MEMS

要約(日本語): LSI集積化ナノ結晶Si電子源アレイを用いた超並列電子線描画システムにおける収差補正の実現には、電子源アレイを複数の領域に分け、異なるオフセット電圧を各領域に印可する必要がある。この機能の実現のために、本研究では、電子源駆動用LSIのための素子分離、およびCu貫通配線を用いた再配線プロセスを開発した。高アスペクト比トレンチへBCB樹脂を充填することで、素子分離と貫通配線用側壁絶縁膜の同時形成を達成した。

要約(英語): For aberration correction in massively parallel electron beam lithography system, we developed LSI post-processes for element-isolating and rewiring using Cu through silicon via (TSV). The isolation trench and TSV liner was simultaneously fabricated by filling BCB in deep trenches in success.

原稿種別: 日本語

PDFファイルサイズ: 1,730 Kバイト