An Efficient IEEE-Compliant 8×8 Inv-DCT Architecture with 24 Adders

カテゴリ: 論文誌(論文単位)

グループ名: 【C】電子・情報・システム部門

発行日: 2011/05/01

タイトル(英語): An Efficient IEEE-Compliant 8×8 Inv-DCT Architecture with 24 Adders

著者名: Khan A. Wahid（Dept. of Electrical and Computer Engineering, University of Saskatchewan）

著者名(英語): Khan A. Wahid (Dept. of Electrical and Computer Engineering, University of Saskatchewan)

キーワード: Discrete cosine transform，fast algorithm，IEEE floating point，IEEE-1180 standard，error-free mapping

要約(英語): A cost-effective architecture to compute the Inverse Discrete Cosine Transform (IDCT) is presented. It uses a new 2-D algebraic integer encoding that maps the transform basis coefficients with integers that results in considerable savings in hardware cost. Only 24 adders are required to perform the 8-point 1-D IDCT operation. Simulation results show that the proposed scheme is compliant to IEEE-1180 standard in terms of accuracy requirements.

本誌: 電気学会論文誌C（電子・情報・システム部門誌） Vol.131 No.5 （2011） 特集：メタヒューリスティクスとその応用

本誌掲載ページ: 1081-1082 p

原稿種別: 研究開発レター／英語

電子版へのリンク: https://www.jstage.jst.go.jp/article/ieejeiss/131/5/131_5_1081/_article/-char/ja/