素子特性ミスマッチを用いた高速サンプリング並列型確率的A-Dコンバータの設計

カテゴリ: 論文誌(論文単位)

グループ名: 【C】電子・情報・システム部門

発行日: 2011/11/01

タイトル(英語): A Design of High-Speed-Sampling Stochastic Flash Analog-to-Digital Converter Utilizing Device Mismatch

著者名: ハム　ヒョンジュ（大阪大学大学院 工学研究科 電気電子情報工学専攻），松岡　俊匡（大阪大学大学院 工学研究科 電気電子情報工学専攻），王　軍（大阪大学大学院 工学研究科 電気電子情報工学専攻），谷口　研二（大阪大学大学院 工学研究科 電気電子情報工学専攻）

著者名(英語): Hyunju Ham (Division of Electrical, Electronic and Information Engineering, Osaka University), Toshimasa Matsuoka (Division of Electrical, Electronic and Information Engineering, Osaka University), Jun Wang (Division of Electrical, Electronic and Information Engineering, Osaka University), Kenji Taniguchi (Division of Electrical, Electronic and Information Engineering, Osaka University)

キーワード: 並列型確率的A-Dコンバータ，信号検出器，コンパレータ，CMOS，ミスマッチ　　stochastic flash ADC，signal detection，comparator，CMOS，mismatch

要約(英語): A stochastic flash analog-to-digital converter (SF-ADC) utilizing device mismatch is designed using a 65-nm CMOS process. Since the proposed SF-ADC uses thresholds determined by the input-referred comparator offsets, the large input-referred offsets are allowed. The quantization error and non-linearity of SF-ADC are demonstrated, and the input range is enlarged by using non-linearity reduction technique. At 1.6GS/s sampling, the designed ADC achieves 34.7dB SFDR and 29.0dB SNDR without any calibration circuits despite the large input-referred offset of 102mV. At this conversion speed, it consumes 134mW with a 1.2-V power supply.

本誌: 電気学会論文誌C（電子・情報・システム部門誌） Vol.131 No.11 （2011） 特集：電気関係学会関西連合大会

本誌掲載ページ: 1848-1857 p

原稿種別: 論文／日本語

電子版へのリンク: https://www.jstage.jst.go.jp/article/ieejeiss/131/11/131_11_1848/_article/-char/ja/