動的再構成可能回路におけるJPEGエンコーダ設計とその評価

カテゴリ: 論文誌(論文単位)

グループ名: 【C】電子・情報・システム部門

発行日: 2012/11/01

タイトル(英語): JPEG Encoder Design and its Evaluation for Dynamic Reconfigurable Circuit

著者名: 澤野　肇（近畿大学理工学部電気電子工学科），荒木　統行（近畿大学大学院総合理工学研究科 エレクトロニクス系工学専攻），神戸　尚志（近畿大学理工学部電気電子工学科）

著者名(英語): Hajime Sawano (School of Science and Engineering, Kinki University), Nobuyuki Araki (Graduate School of Science and Engineering, Kinki University), Takashi Kambe (School of Science and Engineering, Kinki University)

キーワード: 動的再構成可能デバイス，DAPDNA-2，PE単位のパイプライン，JPEGエンコーダ　　Dynamic Reconfigurable Circuit，DAPDNA-2，PE based pipelining，JPEG encoder

要約(英語): Reconfigurable Computing (RC) has been proposed as a new paradigm to address the conflicting design requirements of high performance and area efficiency. Coarse-grained architecture RC (CGA-RC) operates at the word level of granularity and exhibits better power and performance features than fine-grained architectures. However, in a CGA-RC system, the processing elements (PE) implement several types of multiple arithmetic operations and the routing between them has a fixed architecture. To achieve both good performance and high PE utilization for all applications, we propose PE based pipeline design method, apply it to JPEG encoder, and evaluate its performance.

本誌: 電気学会論文誌C（電子・情報・システム部門誌） Vol.132 No.11 （2012） 特集：電気関係学会関西連合大会

本誌掲載ページ: 1733-1740 p

原稿種別: 論文／日本語

電子版へのリンク: https://www.jstage.jst.go.jp/article/ieejeiss/132/11/132_1733/_article/-char/ja/