クロック変動機構を用いた耐タンパアーキテクチャ

カテゴリ: 論文誌(論文単位)

グループ名: 【C】電子・情報・システム部門

発行日: 2013/12/02

タイトル(英語): A Countermeasure Against Side Channel Attack on Cryptographic LSI using Clock Variation Mechanism

著者名: 浅井　稔也（名城大学／（独）科学技術振興機構, CREST），汐崎　充（（独）科学技術振興機構, CREST／立命館大学），久保田　貴也（（独）科学技術振興機構, CREST／立命館大学），藤野　毅（（独）科学技術振興機構, CREST／立命館大学），吉川　雅弥（名城大学／（独）科学技術振興機構, CREST）

著者名(英語): Toshiya Asai (Meijo University/JST, CREST), Mitsuru Shiozaki (JST, CREST/Ritsumeikan University), Takaya Kubota (JST, CREST/Ritsumeikan University), Takeshi Fujino (JST, CREST/Ritsumeikan University), Masaya Yoshikawa (Meijo University/JST, CREST)

キーワード: サイドチャネル攻撃，AES，LSI，リングオシレータ　　Side Channel Attack，AES，LSI，Ring Oscillator

要約(英語): The encryption standard, which has been widely used, is computationally unbreakable. However, the implementation of encryption can cause vulnerability to side-channel attacks. Therefore, various measures against side-channel attacks have been proposed. This paper proposes a new measure which uses randomized clocks for encryption hardware. This method can be used in conjunction with other known measures, and increases the resistance to attack. Experimental results prove the validity of the proposed method.

本誌: 電気学会論文誌C（電子・情報・システム部門誌） Vol.133 No.12 （2013） 特集：電気関係学会東海支部連合大会

本誌掲載ページ: 2134-2142 p

原稿種別: 論文／日本語

電子版へのリンク: https://www.jstage.jst.go.jp/article/ieejeiss/133/12/133_2134/_article/-char/ja/