0.18µm CMOSプロセスを使った12GHz帯衛星放送受信機用低雑音ブロックの開発

カテゴリ: 論文誌(論文単位)

グループ名: 【C】電子・情報・システム部門

発行日: 2014/11/01

タイトル(英語): A 12GHz Band Low Noise Block for Satellite Receiver Development with 0.18µm CMOS Process

著者名: 宮下　清（旭化成エレクトロニクス（株）），和泉　亮（国立大学法人 九州工業大学）

著者名(英語): Kiyoshi Miyashita (Asahi-kasei Micro-devices Corporation), Akira Izumi (Kyusyu Institute of Technology)

キーワード: 衛星放送受信機，低雑音ブロック，Ku-バンド，CMOS-IC，完全差動PLL　　Satellite Receiver，Low Noise Block，Ku-band，CMOS-IC，Fully-Differential PLL

要約(英語): This paper presents a Ku-band low-noise block that includes a PLL with very low susceptibility to power supply in a 0.18µm CMOS technology. The front-end down-converts the input signal from the Ku-band (12∼18GHz) to the IF (∼2.1GHz). The fully integrated LNB is dedicated to both satellite receivers and microwave link products. The VCO that includes full differential varactor shows a very low supply sensitivity (Kpss=-0.18 [%/V]) that can eliminates on chip voltage regulator. The LNB performances include 28.2dB gain, -19.3dBm IIP3, 2.5dB NF, and -107dBc/Hz phase noise at 1MHz offset. The front-end consumes 364mW from a 1.8V supply. The core size is about 0.95×2.3 [mm2].

本誌: 電気学会論文誌C（電子・情報・システム部門誌） Vol.134 No.11 （2014） 特集Ⅰ：電気関係学会関西連合大会　特集Ⅱ：国際会議ヒューマナイズド　システム2013

本誌掲載ページ: 1656-1663 p

原稿種別: 論文／日本語

電子版へのリンク: https://www.jstage.jst.go.jp/article/ieejeiss/134/11/134_1656/_article/-char/ja/