インダクタンス逆行列を用いた三次元集積回路の貫通シリコンビア間結合容量抽出

カテゴリ: 論文誌(論文単位)

グループ名: 【C】電子・情報・システム部門

発行日: 2015/07/01

タイトル(英語): Coupling Capacitance Extraction between TSVs in 3D ICs Using Inverse of Inductance Matrix

著者名: 小林　徹哉（弘前大学），新岡　七奈子（弘前大学），深瀬　政秋（弘前大学），黒川　敦（弘前大学）

著者名(英語): Tetsuya Kobayashi (Hirosaki University), Nanako Niioka (Hirosaki University), Masa-aki Fukase (Hirosaki University), Atsushi Kurokawa (Hirosaki University)

キーワード: 三次元集積回路，貫通シリコンビア，結合容量，インダクタンス行列，容量抽出　　3D IC，TSV，Coupling Capacitance，Inductance Matrix，Capacitance Extraction

要約(英語): For extracting coupling capacitances between through silicon vias (TSVs) in three dimensional integrated circuits (3D ICs), a method using the inverse of inductance matrix was investigated. We clarify the accuracy of the method by various structures such as same/different diameters and regular/irregular arrangements. When a huge number of TSVs were used, the inductance matrix gets very large. Therefore, we propose a method for getting coupling capacitances with reasonable accuracy by a small inductance matrix when a lot of TSVs with the same diameter were located regularly.

本誌: 電気学会論文誌C（電子・情報・システム部門誌） Vol.135 No.7 （2015） 特集：平成26 年電子・情報・システム部門大会

本誌掲載ページ: 744-751 p

原稿種別: 論文／日本語

電子版へのリンク: https://www.jstage.jst.go.jp/article/ieejeiss/135/7/135_744/_article/-char/ja/