擬似白銀比を用いた逐次比較近似AD変換器冗長アルゴリズム設計
擬似白銀比を用いた逐次比較近似AD変換器冗長アルゴリズム設計
カテゴリ: 論文誌(論文単位)
グループ名: 【C】電子・情報・システム部門
発行日: 2017/02/01
タイトル(英語): SAR ADC Algorithm With Redundancy Using Pseudo-Silver-Ratio
著者名: 小林 佑太朗(群馬大学大学院理工学府電子情報部門),荒船 拓也(群馬大学大学院理工学府電子情報部門),澁谷 将平(群馬大学大学院理工学府電子情報部門),小林 春夫(群馬大学大学院理工学府電子情報部門)
著者名(英語): Yutaro Kobayashi (Division of Electronics and Informatics, Gunma University), Takuya Arafune (Division of Electronics and Informatics, Gunma University), Shohei Shibuya (Division of Electronics and Informatics, Gunma University), Haruo Kobayashi (Division of Electronics and Informatics, Gunma University)
キーワード: AD変換器,冗長アルゴリズム,ディジタル誤差補正,白銀比,2の平方根 ADC,Redundancy,Digital error correction,Silver ratio,Square root of 2
要約(英語): We propose a redundant successive approximation resister (SAR) ADC design method using an SAR search algorithm with a silver ratio (meaning square root of 2). This enables high-speed AD conversion using digital error correction. We show that this method can realize high speed SAR AD conversion when taking account into the internal DAC incomplete settling and using two clocks of different periods. We also present that its control circuit can be designed with simple structure.
本誌: 電気学会論文誌C(電子・情報・システム部門誌) Vol.137 No.2 (2017) 大特集:電子・情報・システム部門誌 30周年記念「電子・情報・システム技術によるイノベーション」
本誌掲載ページ: 222-228 p
原稿種別: 論文/日本語
電子版へのリンク: https://www.jstage.jst.go.jp/article/ieejeiss/137/2/137_222/_article/-char/ja/
受取状況を読み込めませんでした
