低容量化カオスニューロンモデルの出力電圧に対する検討
低容量化カオスニューロンモデルの出力電圧に対する検討
カテゴリ: 論文誌(論文単位)
グループ名: 【C】電子・情報・システム部門
発行日: 2018/07/01
タイトル(英語): A Study on Output Voltage of a Chaotic Neuron Model with Low Capacity
著者名: 佐々木 芳樹(日本大学理工学部),佐伯 勝敏(日本大学理工学部/日本大学大学院理工学研究科)
著者名(英語): Yoshiki Sasaki (College of Science & Technology, Nihon University), Katsutoshi Saeki (College of Science & Technology, Nihon University/Graduate School of Science & Technology, Nihon University)
キーワード: CMOS,カオス,非線形電子回路,パルス形ハードウェアニューロンモデル,低容量 CMOS,Chaos,Nonlinear Electronics Circuit,Pulse-type Hardware Neuron Model,Low Capacitance Value
要約(英語): In recent years, a number of studies of neural networks have been conducted with the purpose of applying engineering to the brain. Previously, we proposed a pulse-type hardware chaotic neuron model with low capacity. However, the oscillation amplitude of proposed model became smaller. In this paper, we propose the voltage control chaotic neuron model. As a result, it is shown that the proposed model is able to achieve chaotic oscillation with sufficient amplitude. Furthermore, by constructing a neural network using the proposed chaotic neuron model, it is shown that patterns learned by STDP can be recalled.
本誌: 電気学会論文誌C(電子・情報・システム部門誌) Vol.138 No.7 (2018)特集:平成29年電子・情報・システム部門大会
本誌掲載ページ: 766-773 p
原稿種別: 論文/日本語
電子版へのリンク: https://www.jstage.jst.go.jp/article/ieejeiss/138/7/138_766/_article/-char/ja/
受取状況を読み込めませんでした
