スタンダードCMOSを用いたオペアンプの入力バイアス電流低減技術

カテゴリ: 論文誌(論文単位)

グループ名: 【C】電子・情報・システム部門

発行日: 2020/01/01

タイトル(英語): Input Bias Current Reduction Technique for Operational Amplifier in a Standard CMOS Technology

著者名: 陳　広謙（新日本無線（株）川越製作所），大澤　衛（新日本無線（株）川越製作所），北島　敦（新日本無線（株）川越製作所），新井　義明（新日本無線（株）川越製作所），山下　順（新日本無線（株）川越製作所），伊藤　壽（新日本無線（株）川越製作所），傘　昊（東京都市大学）

著者名(英語): Koken Chin (New Japan Radio Co., Ltd), Mamoru Ohsawa (New Japan Radio Co., Ltd), Atsushi Kitajima (New Japan Radio Co., Ltd), Yoshiaki Arai (New Japan Radio Co., Ltd), Jun Yamashita (New Japan Radio Co., Ltd), Hisashi Ito (New Japan Radio Co., Ltd), Hao San (Tokyo City University)

キーワード: 入力バイアス電流，CMOSオペアンプ，ESD保護回路　　input bias current，CMOS op-amp，ESD protection circuit

要約(英語): This paper presents input bias current (Ibias) reduction technique for high impedance CMOS op-amps with the proposed current compensation circuit to deal with the leakage current caused by Electro-Static Discharge (ESD) protection circuit of the IC. High input impedance CMOS op-amps are widely used for the application of high precision sensors with quite small input current. However, the leakage current of ESD protection circuit for op-amp causes a non-ideality error of the Ibias. Especially, the ESD leakage current increases drastically at the high temperature environment, and hence the Ibias of CMOS op-amp also increased significantly. An ESD leakage current compensation circuit is introduced to reduce the Ibias of CMOS op-amp. The prototype amplifier with the proposed current compensation circuit is designed and fabricated in standard 0.7 μm CMOS technology. Measurement results show that the Ibias is reduced to a 100 pA or less from a typical 2.3 nA at 150℃.

本誌: 電気学会論文誌C（電子・情報・システム部門誌） Vol.140 No.1 （2020） 特集：電子回路関連技術

本誌掲載ページ: 2023/09/15 p

原稿種別: 論文／日本語

電子版へのリンク: https://www.jstage.jst.go.jp/article/ieejeiss/140/1/140_9/_article/-char/ja/