Time Amplifierを用いた低ジッタPLL回路

カテゴリ: 論文誌(論文単位)

グループ名: 【C】電子・情報・システム部門

発行日: 2021/01/01

タイトル(英語): A Low Jitter PLL Circuit using Time Amplifier

著者名: 村越　悠太（青山学院大学大学院理工学研究科電気電子工学コース），稲垣　雄志（青山学院大学大学院理工学部電気電子工学科），松谷　康之（青山学院大学大学院理工学部電気電子工学科）

著者名(英語): Yuta Murakoshi (Electrical Engineering and Electronics Course, Graduate School of Science and Engineering, Aoyama Gakuin University), Yuji Inagaki (College of Science and Engineering, Aoyama Gakuin University), Yasuyuki Matsuya (College of Science and Eng

キーワード: 位相同期回路，位相検出器，時間増幅器，非線形位相検出器　　phase looked loop circuit，phase detector，time amplifier，nonlinear phase detector

要約(英語): The frequency error and the phase noise decide on the performance of PLL. The phase noise of PLL is proportional to jitter. The jitter is degraded due to the dead time of the phase detector. In this paper, we proposed the time amplifier (TimeAMP) phase detector for reducing the dead time of the phase detector. The control pulse width of the charge pump switches is amplified from the time lag of input pulses by TimeAMP. We confirm by the transistor level simulation that the dead time is reduced to 1/100 and the lock time is reduced to 1/2.

本誌: 電気学会論文誌C（電子・情報・システム部門誌） Vol.141 No.1 （2021） 特集：電子回路関連技術

本誌掲載ページ: 25-30 p

原稿種別: 論文／日本語

電子版へのリンク: https://www.jstage.jst.go.jp/article/ieejeiss/141/1/141_25/_article/-char/ja/