改良型ブロックによるブロック構造ニューラルネットワークの性能向上

カテゴリ: 研究会(論文単位)

論文No: ST18009

グループ名: 【C】電子・情報・システム部門 システム研究会

発行日: 2018/03/01

タイトル(英語): A performance improvement of block-based neural networks by smart blocks

著者名: 李 建道(横浜国立大学/メンター・グラフィックス・ジャパン),濱上 知樹(横浜国立大学)

著者名(英語): Kundo Lee(Yokohama National University/Mentor Graphics Japan),Tomoki Hamagami(Yokohama National University)

キーワード: ニューラルネットワーク|ＦＰＧＡ|ＧＡ

要約(日本語): ブロック構造ニューラルネットワークは遺伝的アルゴリズム（Genetic Algorithm : GA）によるその構造及び重みの最適化を行うものである。基本ブロックを2次元配列としてネットワークを構成し、各ブロックには入出力ノードと重みがある。　重みの表現には整数を用いることでFPGA（Field Programmable Gate Array）のようなハードウェアへの実装を容易にしている。　ブロック構造ニューラルネットワークではそれぞれ異なるタイプの基本ブロックの組み合わせを用いることでネットワークの構造を変更できるが、このような構造の変更にはハードウェアの再コンフィグレーションが必要になるため、一つのモジュールにすべてのタイプの基本ブロックを表現したスマート型ブロックが提案された。　しかし、スマート型ブロックではすべての重みを保持する必要があり、リソースの消費が多いため、BBNNの同じステージ上に配置された基本ブロックの左右のノードを入力と出力の両方で利用するBBNNモデルが提案されたが、大規模ネットワークを実現するためには左右ノードを並列に動作させ、パフォーマンスを向上させる必要がある。　この論文では独立左右ノード構造を採用した基本ブロックによる大規模ネットワークへの実装手法を提案する。

原稿種別: 日本語

PDFファイルサイズ: 639 Kバイト