DDS駆動PLL周波数シンセサイザのディジタルフィルタによるスプリアス抑圧

カテゴリ: 全国大会

論文No: 3-006

グループ名: 【全国大会】平成12年電気学会全国大会論文集

発行日: 2000/03/21

タイトル(英語): A Study on Spurious Suppression of PLL Frequency Synthesizer Driven by DDS with Digital Filter.

著者名: 榊原 孝夫(日本大学),作田 幸憲(日本大学),関根 好文(日本大学)

著者名(英語): Takao Sakakibara(Nihon University),Yukinori Sakuta(Nihon University),Yoshifumi Sekine(Nihon University)

キーワード: DDS|シンセサイザ|ディジタルフィルタ|スプリアス

要約(日本語): DDS駆動PLL周波数シンセサイザは、細かな周波数切り替え間隔で高周波数帯を利用するにあたり、高速切り替えかつ低位相雑音が実現できる方式として検討されている。しかし、DDSはその設定値により多くのスプリアスを生じてしまい、このスプリアスがPLLの帯域内に存在すると、出力にスプリアスを生じてしまうという問題点がある。そこで我々はDDSの出力に信号処理を施すことで、DDSのスプリアスを抑圧することについて検討しており、DDS出力波形データにディジタルフィルタをかける計算機シミュレーションを行った結果、ディジタルフィルタによりDDSのスプリアスが低減できることがわかった。

原稿種別: 日本語

PDFファイルサイズ: 88 Kバイト