FPGAのテクノロジーマッピングにおけるスイッチング確率に基づく低消費電力化設計法

カテゴリ: 全国大会

論文No: 3-064

グループ名: 【全国大会】平成12年電気学会全国大会論文集

発行日: 2000/03/21

タイトル(英語): Low-Power FPGA Technology Mapping Based on Switching Activity

著者名: 小笠原 寛大(千葉大学),小圷 成一(千葉大学),平田 廣則(千葉大学)

著者名(英語): Hiromoto Ogasawara(Chiba University),Seiichi Koakutsu(Chiba University),Hironori Hirata(Chiba University)

キーワード: FPGA|テクノロジーマッピング|スイッチング確率|低消費電力化

要約(日本語): 近年，電池駆動の携帯機器の市場の拡大等で，VLSIの低消費電力化が急務になっている。本研究では，FPGAのテクノロジーマッピングの分解と被覆の二つの処理で，消費電力に影響を及ぼすスイッチング確率に注目して低消費電力化を行ない，より性能の高いFPGAが設計可能となるCADツールの構築を目指す。具体的には，分解処理ではスイッチング確率の高いネットの作成を抑制し，被覆処理ではスイッチング確率の高いネットをできるだけ一つの論理ブロックに被覆することにより消費電力を削減する。提案手法をベンチマーク回路に適用し，テクノロジーマッピングにおける低消費電力化設計法の有効性を検証する。

原稿種別: 日本語

PDFファイルサイズ: 212 Kバイト