600Vクラスプレーナ構造MOSFETの低オン抵抗化と高耐圧化

カテゴリ: 全国大会

論文No: 4-158

グループ名: 【全国大会】平成12年電気学会全国大会論文集

発行日: 2000/03/21

タイトル(英語): A Study of Low-On-State-Resistance and High Voltage of 600V class Planar MOSFETs

著者名: 高野 和豊(菱電セミコンダクタシステムエンジニアリング),幡手一成 (三菱電機),樅木浩次 (極陽セミコンダクターズ),小杉 康雄(福菱セミコンエンジニアリング),中村 勇治(福菱セミコンエンジニアリング),花野 尚慎(福菱セミコンエンジニアリング)

著者名(英語): Kazutoyo Takano(Ryouden Semiconductor System Engineering Corporation),Kazunari Hatade(Mitsubishi Electric Corporation),Hirotsugi Mominoki(Kyokuyou Semiconductors Corporation),Yasuo Kosugi(Fukuryou Semicon Engineering Corporat),Yuji Nakamura(Fukuryou Semicon Engineering Corporat),Naochika Hanano(Fukuryou Semicon Engineering Corporat)

キーワード: パワーMOSFET|プレーナ構造MOSFET|低オン抵抗|高耐圧

要約(日本語): 各種電源に用いられている６００ＶクラスパワーＭＯＳＦＥＴは、応用機器の高効率・低損失化のために一層の低オン抵抗化要求があり、また低価格化要求もある。そのため今回、６００Ｖクラスプレーナ構造ＭＯＳＦＥＴについて微細加工プロセスの導入によるオン抵抗の低減（微細加工技術の導入によりセル密度を従来の第４世代品に比べて約４．５倍とした。更に、ソースオーミック抵抗低減プロセスを追加）と、設計パラメータの変更による高耐圧化を実現（セル部電界集中箇所のＰベース間隔を従来品に比べて狭く、均等に設計することにより高耐圧化、また安定して高耐圧が維持できる様に、チップ外周エッジターミネーション部の設計を変更）し、第６世代ＭＯＳＦＥＴを開発した。

原稿種別: 日本語

PDFファイルサイズ: 61 Kバイト