スマート神経電位センサに向けたSi(111)上CMOS集積回路の試作

カテゴリ: 全国大会

論文No: 3-170

グループ名: 【全国大会】平成14年電気学会全国大会論文集

発行日: 2002/03/26

タイトル(英語): Fabrication of CMOS Integrated Circuit on Si(111) for Smart Nerve Potential Sensor

著者名: 加藤陶子 (豊橋技術科学大学),伊藤芳晃 (豊橋技術科学大学),河野 剛士(豊橋技術科学大学),高尾 英邦(豊橋技術科学大学),足木 光昭(豊橋技術科学大学),澤田 和明(豊橋技術科学大学),石田 誠(豊橋技術科学大学)

著者名(英語): Yoshiko Kato(Toyohashi University of Technology),Yoshiaki Ito(Toyohashi University of Technology),Takeshi Kawano(Toyohashi University of Technology),Hidekuni Takao(Toyohashi University of Technology),Mitsuaki Ashiki(Toyohashi University of Technology),Kazuaki Sawada(Toyohashi University of Technology),Makoto Ishida(Toyohashi University of Technology)

キーワード: Si(111)|CMOS集積回路|神経電位センサ|VLS成長法

要約(日本語): 我々は信号処理回路部とセンサ部を1チップ上で一体化させた神経電位センサを提案している。センサに用いるプローブは、VLS(Vapor-Liquid-Solid)成長法で形成するが、VLS成長は〈111〉方向に成長するため、信号処理回路はSi(111)上に作製する必要がある。そこで、神経電位計測用集積回路として、2次元に配置された電位検出画素に、X方向，Y方向にアドレスを走査するシフトレジスタを接続した回路をSi(111)用に設計した。そして、Si(111)用にプロセスの最適条件を検討し、Si(111)上CMOS集積回路の製作および評価をおこなった。測定の結果、Si(111)上の8bitシフトレジスタの動作が確認できた。

原稿種別: 日本語

PDFファイルサイズ: 242 Kバイト