IPM並列接続のためのゲート駆動回路-スイッチング電流均等化の一手法-

カテゴリ: 全国大会

論文No: 4-020

グループ名: 【全国大会】平成14年電気学会全国大会論文集

発行日: 2002/03/26

タイトル(英語): A New Gate Driver Circuit for Paralleling IPMs - A Method of Switching Current Balancing

著者名: 吉田 收志(富士電機総合研究所),滝沢 聡毅(富士電機総合研究所),五十嵐 征輝(富士電機総合研究所)

著者名(英語): Atsushi Yoshida(Fuji Electric Corporate Research and Development,Ltd.),Satoki Takizawa(Fuji Electric Corporate Research and Development,Ltd.),Seiki Igarashi(Fuji Electric Corporate Research and Development,Ltd.)

キーワード: ゲート駆動回路|IPM

要約(日本語): 大容量のインバータにIPMを適用するためにはIPMを並列化する技術が必要になる。従来は素子の特性のアンバランス、駆動回路の特性や遅延時間のバラツキなどの条件が重なり合い特定素子に電流が集中するなどの問題点があった。そこで我々は、特にスイッチング時の電流アンバランスを抑え、安定してIPMを動作させることができる駆動回路を提案した。本提案回路では、並列接続したIGBTのゲート端子間を短絡接続するとともに、ドライバ最終段のMOSFETを介して流れる短絡電流抑制回路を内蔵する。駆動回路において遅延時間にバラツキがある場合、ゲート抵抗値にバラツキがある場合など、試作回路において損失のアンバランスが改善され、効果があることを検証した。

原稿種別: 日本語

PDFファイルサイズ: 281 Kバイト