3x+1予想検証回路の改良と評価

カテゴリ: 全国大会

論文No: 3-059

グループ名: 【全国大会】平成17年電気学会全国大会論文集

発行日: 2005/03/15

タイトル(英語): Improvement and Evaluation of Custom Computing Hardware for the 3x+1 Problem

著者名: 秋中昌訓 (豊橋技術科学大学),市川 周一(豊橋技術科学大学)

著者名(英語): Masanori Akinaka(Toyohashi University of Technology),Shuichi Ichikawa(Toyohashi University of Technology)

キーワード: 整数論|未解決問題|検証|シミュレーション|専用回路

要約(日本語): Collatzは，任意の自然数nに対し，nが偶数ならば2で割り，奇数ならば3倍して1を足すという操作を繰り返すと，必ず1になるという予想を立てた(3x+1予想)．この予想は依然として未解決である．そのためソフトウェアによる検証が続けられているが，この検証には数CPU年以上の多大な時間が費やされている．本研究では，Field Programmable Gate Array (FPGA)を用いて，3x+1予想を高速で検証するための専用回路を設計・評価する．既存の回路に対して，アルゴリズム的改良と実装的改良を加えた結果，4倍以上の性能向上を得た．

原稿種別: 日本語

PDFファイルサイズ: 1,341 Kバイト