高分解能MEMSスマートセンサ形成に向けた1/fノイズレスJFET-CMOS演算増幅回路

カテゴリ: 全国大会

論文No: 3-187

グループ名: 【全国大会】平成18年電気学会全国大会論文集

発行日: 2006/03/15

タイトル(英語): 1/f noiseless JFET-CMOS Operational Amplifier for High-Resolution MEMS Smart Sensors

著者名: 江戸 勇介(豊橋技術科学大学),高尾 英邦(豊橋技術科学大学),澤田 和明(豊橋技術科学大学),石田 誠(豊橋技術科学大学)

著者名(英語): Yusuke Edo(Toyohashi University of Technology),Hidekuni Takao(Toyohashi University of Technology),Kazuaki Sawada(Toyohashi University of Technology),Makoto Ishida(Toyohashi University of Technology)

キーワード: JFET-CMOS|1/f雑音|スマートセンサ|高分解能|低雑音演算増幅器

要約(日本語): 集積回路において，近年ではアナログ分野においてもCMOSが主流である．しかしCMOSが発生する1/fノイズは低周波帯域の物理量センサの信号処理を考えた場合，センサ信号と信号帯域が重複してしまうことでSNRを劣化させセンサシステムの最小分解能を制限してしまう．そこで我々はCMOSと混載可能な低雑音素子JFETに着目しJFET-CMOS集積化技術による増幅器の低雑音化を行った．CMOS演算増幅器に効果的にJFETを適用することで増幅器の1/fノイズを除去する．試作の結果，1/fノイズを完全に除去した増幅器を形成することができた．これによりスマートセンサのさらなる高分解能化が望まれる．

原稿種別: 日本語

PDFファイルサイズ: 966 Kバイト