SiC-SITのターンオフ特性の3次元シミュレーション

カテゴリ: 全国大会

論文No: 4-001

グループ名: 【全国大会】平成18年電気学会全国大会論文集

発行日: 2006/03/15

タイトル(英語): Three-dimensional simulation of turn-off operation for SiC static induction transistors

著者名: 矢野 浩司(山梨大学),八尾 勉(産業技術総合研究所),田中 保宣(産業技術総合研究所),福田 憲司(産業技術総合研究所),荒井 和雄(産業技術総合研究所),春日 正伸(山梨大学)

著者名(英語): Koji Yano(Univ. of Yamanashi),tsutomu Yatsuo(AIST),Yasunori Tanaka(AIST),Kenji Fukuda(AIST),Kazuo Arai(AIST),Masanobu Kasuga(Univ. of Yamanashi)

キーワード: 静電誘導トランジスタ|SiC|パワーデバイス|デバイスシミュレーション

要約(日本語): 縦型埋め込みゲート構造のSiC-SIT(SiC-BGSIT)のターンオフ動作機構を3次元デバイスシミュレーションで明らかにした。BGSIT構造はゲートコンタクトが素子周辺部に設置されるため、ゲート領域の寄生抵抗がターンオフ速度を劣化させる原因となる。今回のシミュレーションでは半ソース長250μm、ゲートドーピング濃度を7E17cm-3と設定した。シミュレーションの結果、ターンオフ時に寄生抵抗の影響でゲート領域に電位分布が生じ、その結果チャネル中央部での電位障壁の形成が遅れ、ターンオフ速度を劣化させる原因になっていることがわかった。ソース長やゲートドーピング濃度の適切な設計が、ターンオフ速度を改善する鍵となる。

原稿種別: 日本語

PDFファイルサイズ: 1,108 Kバイト