SiC-埋め込みゲートSITのチャネル設計

カテゴリ: 全国大会

論文No: 4-006

グループ名: 【全国大会】平成19年電気学会全国大会論文集

発行日: 2007/03/15

タイトル(英語): A design method for channel parameters of SiC buried gate SITs

著者名: 矢野浩司 (山梨大学),八尾 勉 (産業技術総合研究所),田中保宣 (産業技術総合研究所),福田憲司 (産業技術総合研究所),高塚章夫 (産業技術総合研究所),岡本光央 (産業技術総合研究所),荒井和雄 (産業技術総合研究所)

キーワード: パワーデバイス|SiC|静電誘導トランジスタ|デバイスシミュレーション

要約(日本語): 2DデバイスシミュレーションによりSiC 埋め込みゲート静電誘導トランジスタ(BG-SIT)のチャネル構造、即ちチャネル幅およびチャネル不純物濃度の設計条件を導出した。素子性能の目標値は、600?900V耐圧で、オン抵抗2mΩcm^2である。チャネル長を短くし、静電誘導効果を促進させると、耐圧が増加しにくくなり、あるチャネル幅以上では所望の耐圧が得られなくなることが分かった。導出した設計範囲内でチャネル幅および不純物濃度を設計し、試作を行った結果、耐圧700V、特性オン抵抗1.01mΩcm2の良好な特性がえられた。

原稿種別: 日本語

PDFファイルサイズ: 657 Kバイト