クロック信号におけるジッタ軽減法の検討

カテゴリ: 全国大会

論文No: 3-014

グループ名: 【全国大会】平成20年電気学会全国大会論文集

発行日: 2008/03/19

タイトル(英語): A Study on Jitter Reduction Method of Clock Signal

著者名: 作田 幸憲(日本大学),今池 健(日本大学),和田 大樹(日本大学),関根 好文(日本大学)

著者名(英語): Yukinori sakuta(Nihon University),Takeshi Imaike(Nihon University),Daiki Wada(Nihon University),Yoshifumi Sekine(Nihon University)

キーワード: 発振器|クロック信号|ジッタ|窓関数|軽減回路

要約(日本語): ディジタル通信では、信号の伝達の上でクロックのジッタが問題となっている。ジッタ発生はクロック自身に起因するもの，クロック再生回路に起因するものの2つにより複合的に発生する。より高精度のディジタルシステムを実現する上で、ジッタのより小さいクロックを得ることが重要である。我々は先に、クロック信号の元となる発振器の位相雑音とジッタの関係について検討し、ジッタが位相雑音のスペクトル密度関数に窓関数を乗算し積分した値に比例することを明らかにした。本稿では、クロック回路の出力回路としてアナログ的手法によるジッタ軽減回路を付加することを提案し、その出力信号のジッタが軽減可能なことを理論解析を基に明らかにした。

原稿種別: 日本語

PDFファイルサイズ: 815 Kバイト