同時摂動学習則を用いたSVMのハードウェア設計

カテゴリ: 全国大会

論文No: 3-045

グループ名: 【全国大会】平成20年電気学会全国大会論文集

発行日: 2008/03/19

タイトル(英語): A Hardware Design of SVM Using Simultaneous Perturbation Method

著者名: 津田 真吾(関西大学),前田 裕(関西大学)

著者名(英語): Shingo Tsuda(Kansai University),Yutaka Maeda(Kansai University)

キーワード: サポートベクターマシン|同時摂動学習則|VHDL

要約(日本語): 今日、パターン認識のための手法として様々な方法が考え出されている。その中でも非常に優れた学習能力をもつSupport Vector Machine(SVM)に関する研究が盛んに行われている。本研究では、同時摂動を用いたSVMの構成法を提案すると共に、FPGAへの実装を前提にEDAツールを用いてVHDLを記述することによるSVMのハ?ドウェア設計について詳述する。設計した学習機能を有するSVMシステムは目的関数演算部、修正部、乱数発生回路、制御部、RAMで構成されている。このシステムをEDAツールのシミュレータを用いて機能レベルでのシミュレーションを行い、動作を確認した。

原稿種別: 日本語

PDFファイルサイズ: 1,907 Kバイト