2重ループPLL/PWMモータ制御系の解析と実現

カテゴリ: 全国大会

論文No: 4-263

グループ名: 【全国大会】平成21年電気学会全国大会論文集

発行日: 2009/03/15

タイトル(英語): An analysis and implementation of the dual-loop PLL/PWM motor speed control system

著者名: 町田 秀和(舞鶴工業高等専門学校),神原 道信(舞鶴工業高等専門学校),田中 航太(舞鶴工業高等専門学校),矢持 泰助(舞鶴工業高等専門学校)

著者名(英語): Hidekazu Machida(Maizuru National College of Technology),Michinobu Kanbara(Maizuru National College of Technology),Kouta Tanaka(Maizuru National College of Technology),Taisuke Yamochi(Maizuru National College of Technology)

キーワード: 位相同期系|PLLモータ制御|2重ループPLL|FPGA|定常偏差

要約(日本語): PLL-MSC(Motor Speed Control:モータ速度制御)系は、原理的に速度偏差のない高精度な速度サーボ系を構築できる。またPLL/PWM-MSC回路は小規模に実現できるが、カウンタ長を増やして位相雑音(ジッタ)を低減しようとしても、システムクロック周波数の限界で制限される。一方、全く違うアプローチでジッタを低減させ、加減速中も位相偏差を0にできるPLLとして、2重ループPLLがある。 本稿では、2重ループとしたPLLモータ速度制御系の定常位相偏差を解析し、加減速中でも位相偏差を0にできることを確認し、またFPGA実現によるPLL/PWM-MSCを実験評価することにより、従来の10bitカウンタ精度の場合より、2重ループの8bit精度の場合の方が、ジッタが低減できることを確かめたことを述べる。したがって、本稿で提案した2重ループPLL/PWMモータ速度制御系は、超低ジッタ(回転ムラ)の追求、および高速かつ加減速中のトラッキングを達成することができる全く新しいPLLモータ速度制御系であると言える。

原稿種別: 日本語

PDFファイルサイズ: 1,163 Kバイト