3次元VLSIのためのフロアプラン手法

カテゴリ: 全国大会

論文No: 3-046

グループ名: 【全国大会】平成24年電気学会全国大会論文集

発行日: 2012/03/05

タイトル(英語): Floorplanning Method for 3-D VLSI

著者名: 中川 達也(広島工業大学),山縣 信也(広島工業大学),大村道郎 (広島工業大学)

著者名(英語): Tatsuya Nakagawa(Hiroshima Institute of Technology),shinya Yamagata(Hiroshima Institute of Technology),Michiroh Ohmura(Hiroshima Institute of Technology)

キーワード: 3次元VLSI|フロアプラン

要約(日本語): 近年、VLSIの多機能化、高集積化を目的に、3次元VLSIの研究が行われている。本研究では、3次元VLSIフロアプラン問題に対し、回転させたモジュールを辺の長さで優先付けしたものから接合していくことにより、チップ体積を最小化するフロアプラン手法を提案する。本稿では、提案手法の概要、および実験結果として従来手法との比較について述べる。

原稿種別: 日本語

PDFファイルサイズ: 1,494 Kバイト