ハードウェアで構成した2次ΔΣADCのディザリングに対する検討

カテゴリ: 全国大会

論文No: 3-016

グループ名: 【全国大会】平成26年電気学会全国大会論文集

発行日: 2014/03/05

タイトル(英語): A Study on Dithering of Second-order Delta-Sigma Analog-to-Digital Converter by Hardware

著者名: 和田 生久真(日本大学),佐伯 勝敏(日本大学),関根 好文(日本大学)

著者名(英語): Ikuma Wada(Nihon University),Katsutoshi Saeki(Nihon University),Yoshifumi Sekine(Nihon University)

キーワード: ΔΣA/D変換器|ディザリング|アイドルトーン|カオス系列|Λ形負性抵抗素子

要約(日本語): 近年，ΔΣA/D変換器（以下，ΔΣADCと略記）の変換性能の向上を目的とした研究が盛んに行われている．ΔΣADCには，変換性能を劣化させる特有のリミットサイクル発振によるアイドルトーンが存在し，直流入力オフセットや2次以下のΔΣADCで発生する．この解決策として，ディザ信号を印加するディザリングが挙げられる．本稿では，Λ形負性抵抗素子のカオス発振回路のカオス系列を用いて，2次ΔΣADCのディザリングについてハードウェアで検討を行ったもので，Λ形負性抵抗素子を用いたカオス発振回路はアイドルトーンの抑圧が可能であり，一般に使われる疑似ランダム系列に比べ有効ビット数を1[bit]改善できることを明らかにしている．

原稿種別: 日本語

PDFファイルサイズ: 869 Kバイト