高位合成を使用したテンプレートマッチング回路の設計

カテゴリ: 全国大会

論文No: 3-056

グループ名: 【全国大会】平成26年電気学会全国大会論文集

発行日: 2014/03/05

タイトル(英語): Design of the template matching circuit with high-level synthesis

著者名: 及川 開(東京都市大学),瀬戸 謙修(東京都市大学),丸泉 琢也(東京都市大学)

著者名(英語): Kai Oikawa(Tokyo City University),Kenshu Seto(Tokyo City University),Takuya Maruizumi(Tokyo City University)

キーワード: テンプレートマッチング|高位合成

要約(日本語): 本稿では拡張現実(AR)ツールの一種であるPTAMで用いられている特徴点追跡技術のハードウェア化を示す。PTAMの特徴点追跡技術はマーカーを用いずに特徴点を検出し、SSDによってその特徴点の追跡をするため計算に時間がかかってしまう。我々は高位合成を利用してPTAM中のテンプレートマッチングをVerilog HDLに変換し、その性能の比較、検討を行った。Verilog HDLで実現したテンプレートマッチングは組み合わせ回路としてテンプレート画像と入力画像のマッチング処理を実現できる。今回生成したVerilog HDLでは、特徴点追跡処理を1callあたり0.021ms処理し、その際の回路規模は184kgatesであった。これはソフトウェアで実行した時より0.009ms早い結果となった。

原稿種別: 日本語

PDFファイルサイズ: 235 Kバイト